SEARCH INDEX DETAIL JAPANESE BACK NEXT

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-260400

(43)Date of publication of

application:

13.09.2002

(51)Int.Cl.

G11C 29/00 G01R 31/28

(21)Application number:

2001-053686

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

28.02.2001


(72)Inventor: FUKUDA MAKOTO

(54) SEMICONDUCTOR MEMORY AND MEMORY MIXED LOGIC LSI

(57) Abstract:

PROBLEM TO BE SOLVED: To output data from a memory-macro even in the outside of an address space of a memory-macro at testing of a memory-macro.

SOLUTION: A memory-macro 10 is composed of a memory cell array 11 storing data, an expected value generating circuit 12 generating a test expected value, an address detecting circuit 13 discriminating whether an external address exists in constitution of the memory-macro 10 or not and outputting a control signal (expected value output command), and a multiplexer 14 (output selecting circuit) selecting either of output data of the memory cell 11 or the expected value generating circuit 12 and outputting as data of the memory-macro 10. The expected value generating circuit 12 generates an expected value when the outside of an address space of the memory cell array 11 is accessed.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

Searching PAJ

[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-260400 (P2002-260400A)

(43)公開日 平成14年9月13日(2002.9.13)

(51) Int.Cl.7	識別記号	F I	テーマコート*(参考)
G11C 29/00	6 7 5	G11C 29/00	675L 2G132
	6 7 1		671Z 5L106
G 0 1 R 31/28		G 0 1 R 31/28	В
			**


P2001-53636) (71)出額人 000003078 株式会社東芝 (2001.2.28) 株式会社東芝 東京係権区芝派一丁目1番1号 福田 良 神奈川県川崎市幸区小向東芝町1番地 東 式会社東芝マイクロエレクトロニクスセン ター内
(2001.2.28) 東京都港区芝浦一丁目1番1号 (72) 発明者 福田 良 神奈川県川崎市幸区小向東芝町1乗地 株 式会社東芝マイクロエレクトロニクスセン
(72)発明者 福田 良 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝マイクロエレクトロニクスセン
神奈川県川崎市幸区小向東芝町 1 番地 株 式会社東芝マイクロエレクトロニクスセン
式会社東芝マイクロエレクトロニクスセン
Ø—th
(74) 代理人 100083161
弁理士 外川 英明
Fターム(参考) 2G132 AA08 AA15 AB01 AD06 AK09
AL09 AL25
5L106 DD01 DD03 DD04

(54) 【発明の名称】 半導体配憶装置およびメモリ混載ロジックLSI

(57) 【要約】

【課題】 本発明は、メモリマクロのテスト時、メモリマクロのアドレス空間外でもメモリマクロからのデータ 出力を可能にするものである。

【解決手段】 メモリマクロ10内に、データを記憶するメモリセルアレイ11と、テスト期待値を生成する明存値性反応医12と、外部アドレスがメモリックロ10の構成中存在するものかどうかを判定し、制御信号(別が値出力マンド)を出力するアドレス検知回路13と、前側信号はよりメモリセルアレイ11と期待値生成回路12の出力データのどちらかを選択し、メモリマウロ10のデータとして出力するマルチプレッサ14(出力選択回路)とから構成されている。期待値生成回路12は、メモリセルアレイ11のアドレス空間外がアクセスされた呼ば、排除値をは返路12は、メモリセルアレイ11のアドレス空間外がアクセスされた時に、期待値を生成回路1



_

【特許譜求の範囲】

【請求項1】データを記憶するメモリセルアレイと、 期待値を生成する期待値生成同路と、

制御信号に基づいて、前記メモリセルアレイのデータ、 および、前記男特値生成回路の男特値の少なくともいず れかを選択して出力する第1の出力選択回路とを具備

前記期待値生成回路は、前記メモリセルアレイのアドレ ス空間外がアクセスされた時に、期待値を生成すること を特徴とする半導体記憶装置。

【請求項2】アドレス信号が入力され、このアドレス信号に基づいて前記制御信号を生成するアドレス検験回路 をさらに具備することを特徴とする請求項1記載の半導 体記憶装置。

【請求項3】データを記憶するメモリセルアレイと、 ビット網を示す「Oアドレス信号に基づき、前記メモリ セルアレイからデータを分割して出力する第1の出力選 短回路と、

期待値を生成する期待値生成回路と、

制御信号に基づいて、前記第1の出力選択回路のデータ 20 または前記別特値生成回路の期待値の少なくともいずれ かを選択して出力する第2の出力選択回路とと長備し、 前記期特値生成回路は、前記第1の出力選択回路から分割して出力されるメモリセルアレイのデータが所望のピット幅に表現を生成することを特徴と

する半導体記憶装置。 【請求項 1】前記 1 Oアドレス信号が入力され、この I Oアドレス信号に基づいて前記制御信号を生成する I O アドレス検知回路をさらに具備することを特徴とする請

求項3記載の半導体記憶装置。 【請求項5】前記期待値生成回路は、

ロウ/カラムアドレス信号が入力され、このロウ/カラムアドレス信号に基づいて期待値を生成することを特徴 とする請求項1万至4のいずれか記載の半導体記憶装 置。

【請求項6】請求項1または2に記載の複数個の半導体 記憶装置と、

前記半導体記憶装置からの出力データを入力とする出力 演算装置とを具備することを特徴とするメモリ混載ロジックLSI。

【請求項7】第1の半導体記憶装置と、

第2の半導体記憶装置と前記第1および第2の半導体記 憶装置からの出力データを入力とする出力演算装置とを 備え、

前記第1の半導体記憶装置は、請求項1または2に記載の半導体記憶装置であることを特徴とするメモリ混載ロジックLSI。

【請求項8】前記第1の半導体記憶装置のメモリセルア レイは、

前記第2の半導体記憶装置のメモリセルアレイよりも容 50

量が小さいことを特徴とする請求項7記載のメモリ混載 ロジックI.S.I.。

【請求項9】前記出力演算装置は、

前記半導体記憶装置のうち1つを選択することを特徴と する請求項6乃至8のいずれかに記載のメモリ混載ロジ ック1.81。

【請求項10】 前記出力演算装置は、

前記半導体記憶装置のすべてを同時に選択することを特 後とする請求項6万至8のいずれかに記載のメモリ混載 10 ロジックLSL。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体記憶装置に 関し、特に1チップ内に複数個のメモリマクロが搭載さ れるメモリ混載デバイスに関するものである。

[0002]

【健衆の技術】近年、半導体メモリの機能(メモリマクロ)を含む複数の機能をワンテップに集積し、ワンチッ ブ内に特定のシアナムを形成したメモリ温数ロジックL S1(システムLSI)が注目されている。メモリ温数 ロジックLSIのメモリマクロ内には、メモリマクロの は機能を確認するため、テスト・部部プロックが残けられている。テスト時に、このテスト部部プロックを機能させ てメモリマクロのテストを行っている。しかし、複数の メモリマクロのテストを行っている。しかし、複数の メモリマクロを行るメモリ盟数セジックLSIの場合 には、複数のメモリマクロを1つずつ順番にテストする ことになるため、テスト時間が増大するという欠点がある。

[0003] そこで、複数儒のメモリマクロを同時にア クセスし、それぞれのメモリマクロのテストデータ出力 をコンパレートする回路を用いて、テストをする技術が 提案されている(特開2000-133000号公

【0004】図8は、従来のメモリマクロが搭載された メモリ混蔵ロジックLSIの同路構成図である。メモリ 混載ロジックLS I には、メモリマクロと、メモリマク ロ以外の機能を有する回路プロックが形成されている。 図8の半導体チップ80内には、4つのメモリマクロ8 1 A~8 1 D、出力選択回路(例えば、マルチプレク 40 サ) 82、および、パッド83a、83bが配置されて いる。そして、nビットの入力データを転送可能な入力 信号線84の一端がパッド83aに接続され、他端がメ モリマクロ81A~81Dに共涌に接続されている。n ビットの出力データを転送可能な第1の出力信号線85 A~85Dの一端が各メモリマクロ81A~81Dに接 続され、他端が出力選択回路82に接続されている。ま た、nビットの出力データを転送可能な第2の出力信号 線86の一端が出力選択回路82に接続され、他端がパ ッド83bに接続されている。

【0005】メチリマクロ81A~81Dは、メチリヤ

ルに記憶されたデータを、パッファを通して出力する。 出力選択回路82は、メモリマクロ81A~81Dから 出力されたデータが入力され、メモリ選択情報信号によ って選択されたメモリマクロのデータを演算し、その結 果を出力するものである。

【0006】尚、出力選択回路82は、メモリマクロを 1つずつ選択してテストする場合に用いられる。メモリ マクロを同時にテストする場合は、出力合成回路を用い る。出力合成回路は、データ出力間で演算し、その結果 を出力するものである。

[0007]

【発用が解決しようとする課題】例えば、異なる容量の メモリセルアレイを持つメモリマクロを1つずつ選択し てテストする時、容量にあわせた処理が必要となる。 【0008】また、例えば、それぞれ容量の異なるメモ リマクロを同時にテストしようとした時、他のメモリマ クロよりも小さい容量のメモリマクロでは、アドレス空 間外のデータを要求された場合は正常なデータが出力さ れない。

【0009】そのため、メモリマクロに存在しないアド 20 レス空間にアクセスした時には、データ出力を無効にす るような機能をもたせなければならなかった。例えば、 メモリマクロの出力を無効にするような制御信号を使用 するロジックを組まなければならず、出力選択回路また は出力合成回路が複雑になってしまうという問題があっ te.

【0010】また、メモリマクロからデータが出力され る前に、制御信号の有効/無効を切り替えるように、制 御信号の入力タイミングを注意しなければならなかっ た。したがって、異なる構成の複数個のメモリマクロに 30 対しては、その制御の切り替えのために連続したアドレ ス空間をシームレスにテストすることが困難であった。 【0011】本発明は、上記課題を解決するもので、そ の目的は、メモリマクロを個々にテストする時、また は、異なる容量のメモリセルアレイを持つ複数のメモリ マクロを同時にテストする時、メモリマクロのアドレス 空間外やメモリセルアレイの半端なビット分についても でもメモリマクロからのデータ出力を可能にする半導体 記憶装置およびメモリ混載ロジックLSIを提供するこ とにある。

[0012]

【課題を解決するための手段】第1の発明による半導体 記憶装置は、データを記憶するメモリセルアレイと、期 待値を生成する期待値生成回路と、制御信号に基づい て、前記メモリセルアレイのデータまたは前記期待値生 成同路の期待値のいずれかを選択して出力する第1の出 力選択回路とを具備し、前記期待値生成回路は、前記メ モリセルアレイが存在しないアドレスをアクセスされた 時に、期待値を生成することを特徴としている。さら に、アドレス信号が入力され、このアドレス信号に基づ 50 は、例えばnビットずつデータが読み出される。メモリ

いて前記制御信号を生成するアドレス検知同路を具備す ることを特徴としている。

【0013】また、第2の発明による半導体記憶装置 は、データを記憶するメモリセルアレイと、ビット幅を 示すIOアドレス信号に基づき、前記メモリセルアレイ からデータを分割して出力する第1の出力選択回路と、 期待値を生成する期待値生成回路と、制御信号に基づい て、前記第1の出力選択回路のデータまたは前記期待値 生成同路の期待値の少なくともいずれかを選択して出力 10 する第2の出力選択回路とを具備し、前記期待値生成回 路は、前記第1の出力選択回路から分割して出力される メモリセルアレイのデータが所望のビット幅に満たない 時に、期待値を生成することを特徴としている。さら に、前記10アドレス信号が入力され、この10アドレ ス信号に基づいて前記制御信号を生成するIOアドレス 検知回路を具備することを特徴としている。

【0014】また、この発明によるメモリ混載ロジック LSIは、第1または第2のいずれかの発明の複数個の 半導体記憶装置と、前記半導体記憶装置からの出力デー タを入力とする出力演算装置とを具備することを特徴と している。あるいは、第1の半導体記憶装置と、第2の 半導体記憶装置と前記第1および第2の半導体記憶装置 からの出力データを入力とする出力演算装置とを備え、 前記第1の半導体記憶装置は、第1または第2のいずれ、 かの発明の半導体記憶装置であることを特徴としてい る。

【0015】そして、前記出力演算装置は、前記半導体 記憶装置のうち1つを選択することを、または、前記半 導体記憶装置のすべてを同時に選択することを特徴とし ている。

[0016]

【発明の実施の形態】以下、図面を参照しながら本発明 の実施の形態について説明する。

(第1の実施の形態)図1は、本発明における第1の実 施の形態に係わるメモリマクロの樹路構成図である。メ モリマクロ(半導体記憶装置) 10は、例えばDRAM (Dynamic Random Access Memory) の機能を有し、メモ リマクロ内でデータの書き込み、読み出しなどの完結し た一連の動作が可能である。メモリマクロ10内に、デ 40 一夕を記憶するメモリセルアレイ11と、テスト期待値 を生成する期待値生成回路12と、外部アドレスがメモ リマクロ10の構成中存在するものかどうかを判定し、 制御信号(期待値出力コマンド)を出力するアドレス検 知回路13と、制御信号によりメモリセルアレイ11と 期待値生成回路12の出力データのどちらかを選択し、 メモリマクロ10のデータとして出力するマルチプレク サ14 (出力選択回路)とから構成されている。 【0017】次に、図1におけるメモリマクロのテスト

時の動作について説明する。メモリセルアレイ11から

セルアレイ11からのnビットの出力をQ [0:n-1]、駅特値生域回路12からのnビットの出力を E [0:n-1]とする。まず、メモリマクロ 10 化アドレスが入力される。入力されたアドレスな基づき、アドレス検証回路13は、このアドレスがメモリセルアレイ 11中に存在するものかどうかを判定する。 未モリセルアレイ 11 はに存在する場合は、アドレス検証回路13の出力(網郵酬号)は活性化されず、マルチブレクサ1はは、メモリセルアレイ11からの出力Q [0:n-1]をデータ出力OUT [0:n-1]をアニースを受ける。メモリセルアレイ111年存在しない場合は、アドレス検証回路13の出力は活性化され、マルチブレクサ14は、排発検定域回路12からの出力反 [0:n-1]をして出力する。

(0018] メモリマクロ内にアドレス検知の路を設け ることにより、アドレス入力を受けて自身のメモリセル アレイのアドレス空間かか外かをメモリマクロ内で判定 でき、制御信号を生成できるので、外部からメモリマク 口に応じた準備信号を必要としない。

【0019】このように、自らにないアドレス信号が入 力された場合、期待値生成回路12で生成した期待値を 選択・出力することにより、あたかもその部分 (アドレ ス空間外) をマスクして正常に動作しているように振舞 うことができる。

【0020】したがって、メモリマクロ(メモリセルアレイ)の大きさによらず、アドレス空間外もメモリセルアレイの一部だとみなすことができるので、メモリセルアレイの容韻に影響されることなく特定のテストを共通ですることができ、さらに、データ出力信号縁数の倍数 30ではないピット幅のメモリセルアレイを持つメモリマクロに対しても共通のインターフェースを利用することができる。

[0021] 端、本実施の形態では、メモリマソロ内の アドレス検知回路により、メモリセルアレイおよび明符 値生成回路のデータを選択するマルチプレンサへの制御 信号を生成しているが、メモリマクロの外部でこの制御 信号を生成し、マルチプレクサに供給してもよい。この 場合、メモリマクロ内のアドレス検知回路が必要なくな ス

【0022】次に、図1のメモリマクロを複数側搭載したメモリ連銀ロジックLS1について部別する。図2 は、複数個のメモリマクロの搭載されたメモリ温級ロジックLS1の郵路が成である。本実施の形態のメモリ 温載ロジックLS1100は、1チップに複数側のメモ リマクロ10A~10Cと、マクロ出力が適中略101 とから構成されている。メモリマクロ10A~10Cの 構成は、図1に示したメモリマクロである。

【0023】図2では、1チップに3つのメモリマクロ 0A~10Cは全て、リード命令信号RDnを受けてペ 10A~10Cが配置されている。それぞれのメモリマ 50 一ジリード動作を行っている。OUT [B] はメモリマ

クロは、1 kロウ/2 kカラ人のメモリセルアレイを有 するメモリマクロ10 A、2 kロウ/2 kカラ人のメモ リセルアレイを有するメモリマクロ10 B、1 kロウ/ 1 kカラ人のメモリセルアレイを有するメモリマクロ1 0 Cである。それぞれのメモリマクロ10 A ~ 10 Cは は、テスト信号が入力される。マクロ田力流電路10 はは、メモリマクロ10 A ~ 10 Cから出力されたデー タが入力され、その演算結果を出力するものである。 【0024】テスト信号線1020一端がパッド103 aに接続され、他端がメモリマクロ10 A ~ 10 Cに共 池に接続されている。 n ビットのデータを転送可能な第 10 出力信号線104 ~ 10 Cに に共 2010 A ~ 10 Cに接続され、他端がマウ田力が高

回路101に接続されている。また、n ビットのデータ を転送可能な第2の出力信号線105の一端がマクロ出

力演算回路101に接続され、他端がパッド103bに

接続されている。 【0025】次に、メモリマクロ $10A\sim100$ と同時 にテストする場合の動作について説明する。メモリマク 20 口 $10A\sim10$ にテスト信号が共通に入力される。こ れにより、それぞれのメモリマクロ $10A\sim10$ Cho

メモリセルアレイからデータが出力される。 【0026】 しかしながら、メモリマクロ10B(2k ロウ/2kカラム) に対して、メモリマクロ10 Aおよ びメモリマクロ10Cはメモリセルアレイの容量が小さ い。この場合、メモリマクロ10Aとメモリマクロ10 Cの1kロウ以上の部分とメモリマクロ10Cの1kカ ラム以上のところではアドレス空間外となるので、正常 なデータが出力されない。したがって、それぞれのメモ リマクロが自らに存在しないアドレス空間にアクセスさ れた時には、メモリマクロ内の期待値生成回路のデータ を選択し出力とする。つまり、それぞれのメモリマクロ は、外部からの制御信号を受け、メモリセルアレイのデ ータまたは期待値生成回路のデータを選択し出力する。 あるいは、それぞれのメモリマクロ内で、アクセスされ たアドレス、すなわち、入力されたアドレス信号がメモ リセルアレイのアドレス空間内かどうかをアドレス検知 回路で判断し、制御信号を生成し、メモリセルアレイの データまたは期待値生成回路のデータを選択し出力す 3.

【0027】図3に、図2における構成で、接数幅のメ モリマクロを同時にデストしている多々ミングチャート 図を示す。図3は、あるロウが選択されている状態であ る。CLKはクロック信号であり、このクロック信号C LKに同期して動作を行う。RDnはリード命令信号 (デスト信号)である。CAはカラムアドレスで、ペー ジリードと呼ばれるカラムをインクリメントしてデータ を読み出す動作を表している。この時、メモリマクロ1 0A~10Cは全て、リード命令信号 RDnを受けてペー -ジリード動作を行っている。OUT「B1はメモリマ

クロ10Bのデータ出力信号を、OUT [C] はメモリ マクロ100のデータ出力信号を表している。

【0028】図3は、メモリマクロ10Bとメモリマク ロ10Cの動作に注目している。カラムアドレスCAが 0~1k-1の1k分までは、メモリマクロ10B、1 0 C はメモリセルアレイのアドレス空間内に蓄えられた データを出力している。また、カラムアドレスCAが1 $k\sim 2k-1$ $\sharp r$ \ddot{r} \ddot{r} ルアレイのアドレス空間内に蓄えられたデータを出力し ている。一方、メモリマクロ100ではメモリセルアレ 10 イのアドレス空間外となるので、メモリマクロ100の 期待値出力コマンドが活性化(図3では"H"を活性化 状態としている)し、メモリセルアレイからのデータ出 力にかわって、期待値生成回路のデータが出力される。 【0029】上記の説明は、カラムアドレスの場合につ いて示したが、ロウアドレスの場合についても同様であ

【0030】このように、異なる容量のメモリセルアレ イを持つ複数のメモリマクロを同時にテストする場合。 アドレス空間外をアクセスされたメモリマクロは、メモ 20 リマクロ内の期待値生成回路で生成した期待値を選択・

出力することにより、すべてのメモリマクロのメモリセ ルアレイが同じ大きさであるかのように動作することが できる。

【0031】 したがって、メモリマクロ(メモリセルア レイ)の大きさによらず、どのメモリマクロも同じ大き さのメモリセルアレイを持っているとみなすことができ るので、異なる容量のメモリセルアレイを持つ複数のメ モリマクロに対して、共通のインターフェースを利用す ることができる。

【0032】よって、マクロ出力演算回路101は、す べてのメモリマクロから同じ容量のデータを受け取るこ とができるので、その構成は簡単になる。マクロ出力演 算回路101の回路図の一例を図4に示す。

【0.033】図4(a)は、メモリマクロからの出力デ ータによる結果を表す同路の一例であり、3つのメモリ マクロの出力を入力とするAND回路である。図中のO UT 「A] ~OUT 「C] はメモリマクロ10A~10 Cの出力データである。図4(a)の回路の出力TOU Tは、すべてのメモリマクロの出力データが"H"とな 40 った時に、"H"となる。

【0034】また、図4(b)は、メモリマクロからの 出力データが一致しているかどうかを表す同路の一例で あり、3つのメモリマクロの出力を入力とし、2つのN AND回路と1つのOR回路から構成されている。図中 のOUT [A] ~OUT [C] はメモリマクロ10A~ 10 Cの出力データである。図4 (b) の回路の出力T MATCHは、OUT「A」~OUT「C」がすべて "H" かすべて "L" となった時に、すなわち、すべて のOUT [のデータが一致している時に、 "H" とな 50 スト時のデータ出力に用いられるn (n < j) ビットの

る。一方、一致していない時には、"L"となる。 【0035】尚、上記では3つの異なるメモリマクロを 持つ場合について説明したが、メモリマクロの数が異な っても、入力数が異なるだけで図4の構成は同じでよ to.

【0036】 したがって、マクロ出力演算回路101 は、すべてのメチリマクロから同じ容量のデータを受け 取ることができるので、メモリマクロを同時にテストす ることができ、テスト時間が短くなる。

【0037】また、マクロ出力演算回路101にメモリ マクロを選択する機能を持たせて、メモリマクロを1つ ずつテストしてもよい。この場合、各メモリマクロ内に 期待値生成回路があるので、共通のインターフェースを 利用できるのはもちろんである。

【0038】尚、搭載されたメモリマクロのうち、最も メモリセルアレイの容量が大きいものは、期待値生成回 路を持たせなくてもよい。このメモリマクロの場合、ア ドレス空間外をアクセスされることはないかもしれない からである。

【0039】図5に、期待値生成回路の回路図の一例を 示す。図5に示されている期待値生成回路は、アドレス 信号が入力され、出力1ビット分に対応している。デー タ出力信号線がnビットならば、図5に示した回路を最 大巾個必要とする。但し、ビット間に相関があるとき は、それを回路に実現してもよく、データ出力ビット数 に対して同路を削減できる。図5の期待値生成同路は、 2つのAND回路と、2つのXOR回路(排他的論理和 回路)とから構成されている。図5中のDATA、CS およびRSは、あらかじめ保持している値で、DATA はその時出力されるべきデータの極性("H" /

"L")を表している。CS、RSはデータスクランブ ルを実現するもので、CSはカラムストライプ、RSは ロウストライプを実現するものである。また、СА

[0] 、RA [0] は入力されたアドレス信号の最下位 ビットで、読まれているセルのカラムアドレス、ロウア ドレスを示している。そして、この回路の出力が期待値 となる。

【0040】このような構成にすることにより、入力さ れたアドレス信号がメモリセルアレイのアドレス空間外 でも、現在アクセスしているアドレスのセルデータとし て期待値を生成できる。すなわち、入力されたアドレス 信号によって所望の期待値を生成できる。

【0041】図5に示した期待値生成回路は一例で、入 力されるアドレス信号に関係なく、 "H" または "L" を出力するだけのものでもよい。

(第2の実施の形態)図6は、本発明における第2の実 施の形態に係わるメモリマクロの概略構成図である。 本 実施の形態のメモリマクロは、通常のデータ出力に用い られる i ビットのデータ出力線O [0:i-1] と、テ テスト出力線OUT [0: n-1] を有する。そして、 外部から、10アドレスと、メモリセルアレイ21中の セルを選択するアドレスが入力される。ここでいうIO アドレスは、「ビットのデータをテスト用にnビットに 圧縮する時に使用されるもので、通常のデータ出力時に は必要としない。尚、図示されていないが、通常のデー タ入力線iビットと、テスト時のテスト入力線nビット も有する。

【0042】図6に示すメモリマクロ20内は、データ を記憶するメモリセルアレイ21と、 | ビットのデータ 10 を n ビットずつ選択して出力するマルチプレクサ24 と、外部から入力されるアドレスに基づき、期待値を生 成する期待値生成回路22と、IOアドレスに基づき、 メモリマクロ20からの出力 n ビット幅中の有効ビット 幅を検知し、制御信号SEL「0:n-1] (期待値出 カコマンド)を出力する10アドレス検知回路23と、 制御信号によりメモリセルアレイ21と期待値生成回路 22の出力データのどちらかを選択し、メモリマクロ2 0のデータとして出力するマルチプレクサ(出力選択回 路) 25とから構成されている。

【0043】第1の実施の形態におけるメモリマクロと 異なるのは、第1の実施の形態ではメモリセルアレイか らnビットずつ出力するのに対し、本実施の形態では通 常のデータ出力時に使われる¡ビットのデータ出力線か らnビットずつ選択して出力することである。これによ り、テスト用のパッド数を減少できる。

【0044】次に、図6におけるメモリマクロのテスト 時の動作について説明する。メモリセルアレイ21か ら、j ビットのデータが読み出される。j ビットのデー タは、マルチプレクサ24でnビットずつ選択され出力 30 される。しかしながら、従来では「ビットの1/0を持 つメモリマクロにおいてiがnの倍数でない場合、すな わち、 $j=n\times k+m$ ($k\ge 0$, 0<m< n) である場 合、nビットのうち一部だけをマスクすることはでき ず、mビット分のデータはフェイルとなってしまう。そ こで、本実施の形態では、所望のピット幅ずつメモリセ ルアレイからデータを読み出さなければならない場合に は、足りないビット幅分を期待値生成回路22で期待値 を生成し、メモリマクロのデータとして出力する。

【0045】 ここで、メモリセルアレイ11の大きさを 40 i=n×k+mとする。まず、iビットのデータをマル チプレクサ24で、nビットずつ選択し、データ読み出 しを行う。k回の読み出しはすべてメモリセルアレイ2 1のアドレス空間内であるので、マルチプレクサ25は メモリセルアレイ21のデータを選択し出力する。 【0046】次に、k+1回目のデータ読み出しは、n ビットに満たないデータ (mビット) の読み出しとな る。すると、10アドレス検知回路23は、入力された IOアドレスに基づいて、nビットのうちmビットが有 効であるので、SEL[0:m-1]は非活性化し、S 50 により、あたかも特定の部分(アドレス空間外やデータ

EL[m:n-1] は活性化する。そして、マルチプレ クサ25は、O [0:m-1] をOUT [0:m-1] として、E [m:n-1] をOUT [m:n-1] とし て出力する。

【0047】図7に、図6の構成のメモリマクロをテス トしているタイミングチャート図を示す。CLKはクロ ック信号であり、このクロック信号CLKに同期して本 実施の形態のメモリマクロは動作を行う。RDnはリー ド命令信号 (テスト信号) であり、この信号が入力され るとクロック信号CLKに同期して、入力されたアドレ スに対応したデータをメモリセルアレイから読み出す。 IOADDはIOアドレスで、通常の出力がiビットで あるのに対し、テスト時の出力はnビットに圧縮される ので、テスト時に入力され、イビットからnビットのデ ータを選択するものである。OUT □ は、メモリマク ロ20のデータ出力信号を表している。

【0048】現在、あるロウが選択されている状態であ る。 I Oアドレス I O A D D [0:k-1] までは、全 ビット有効なので、10アドレス検知同路23は制御信 20 号SEL「0:n-1] (期待値出力コマンド) を非活 作化("L") する。この信号を受けて、メモリマクロ 20はメモリセルアレイ21からの出力O「0:n-

1] をOUT [0:n-1] として出力している。 【0049】 一方、IOアドレスIOADD [k] の時 は、メモリセルアレイ21からの出力がmビットしか有 効でないので、IOアドレス検知回路23は制御信号S EL [0:m-1] を非活性化("L") し、SEL [m:n-1] を活性化 ("H") する。この信号を受 けて、メモリマクロ20はOUT [0:n-1] とし て、メモリセルアレイ21からの出力O「0:m-1] と期待値生成回路22からの出力E [m:n-1] を出 力している。

【0050】 このように、j ビットのデータをn ビット ずつ選択する時、iビットのメモリセルアレイがnビッ トの倍数でないメモリマクロをテストする場合、期待値 生成回路で生成した期待値を選択・出力することによ り、あたかもその部分をマスクして正常に動作している ように振舞うことができる。

【0051】したがって、メモリマクロ(メモリセルア レイ)の大きさによらず、所望のビット幅に合わせた出 力ができるので、テストデータ出力線の倍数ではないビ ット幅のメモリセルアレイを持つメモリマクロに対して も共通のインターフェースを利用することができる。 [0052]

【発明の効果】この発明によれば、メモリマクロ内に期 待値生成回路を設けることにより、自らにないアドレス 空間をアクセスする場合、または、メモリセルアレイか らのデータを分割してメモリマクロをテストする場合、 期待値生成回路で生成した期待値を選択・出力すること

分割時の半端なビット)をマスクして正常に動作してい るように振舞うことができる。

【0053】よって、メモリマクロ(メモリセルアレ イ)の大きさによらず、アドレス空間外や半端なビット 分もメモリセルアレイの一部だとみなすことができ、デ 一タ出力信号編数の倍数ではないビット幅のメモリセル アレイを持つメモリマクロに対しても共通のインターフ ェースを利用するととができる。

【図面の簡単な説明】

【図1】本発明における第1の実施の形態に係わるメモ 10 リマクロの概略構成図。

【図2】複数個のメモリマクロが搭載されたメモリ混載 ロジックLSIの観略構成図。

【図3】複数個のメモリマクロを同時にテストしている タイミングチャート図。

【図4】マクロ出力演算回路の回路図

【図5】期待値生成回路の回路図。

【図6】本発明における第2の実施の形態に係わるメモ

リマクロの概略構成図。

【図7】第2の実施の形態におけるメモリマクロをテストしているタイミングチャート図。

【図8】 従来のメモリマクロが搭載されたメモリ混載ロジックLSIの概略構成図。 【符号の説明】

10、20、10A~10C…メモリマクロ

11、21…メモリセルアレイ

12、22…期待値生成回路

13…アドレス検知回路

23…IOアドレス検知回路

14、24、25…マルチプレクサ

14、24、25…マルチプレクサ

100…メモリ混載ロジックLSI 101…マクロ出力演算回路

102…テスト信号線

103a、103b…パッド

104A~104C…第1の出力信号線

105…第2の出力信号線

